توضیحات
بررسي کلي
ispLSI 1016EA يک دستگاه منطقي برنامه‌پذير با چگالي بالا (PLD) است که ويژگي‌هاي پيشرفته‌اي مانند برنامه‌ريزي درون سيستم، قابليت پيکربندي مجدد و گزينه‌هاي ورودي/خروجي انعطاف‌پذير ارائه مي‌دهد. اين دستگاه براي کاربردهاي منطقي پيچيده طراحي شده است که نياز به انعطاف‌پذيري و عملکرد بالا دارند.
ويژگي‌هاي کليدي
1. عناصر منطقي :
- شامل 96 رجيستر براي عمليات منطق ترتيبي.
- داراي 32 پين ورودي/خروجي عمومي، يک پين ورودي اختصاصي، دو پين ورودي کلاک اختصاصي و يک پين فعال‌ساز خروجي جهاني (Global OE).
2. استخر مسيريابي جهاني (GRP):
- GRP امکان اتصال کامل بين تمام عناصر دستگاه را فراهم مي‌کند و مسيردهي سيگنال‌ها را در سراسر تراشه تضمين مي‌کند.
3. برنامه‌ريزي درون سيستم (ISP):
- از برنامه‌ريزي درون سيستم با ولتاژ 5V و قابليت‌هاي تشخيصي از طريق پورت دسترسي آزمايشي IEEE 1149.1 پشتيباني مي‌کند.
- قابليت برنامه‌ريزي مجدد غيرفرار براي منطق و اتصالات را ارائه مي‌دهد که امکان ايجاد سيستم‌هاي واقعاً قابل پيکربندي مجدد را فراهم مي‌کند.
4. گزينه‌هاي پيشرفته ورودي/خروجي:
- امکان انتخاب سطح ولتاژ ورودي/خروجي 3.3V يا 5V توسط کاربر.
- ارائه گزينه‌هاي خروجي درين باز (Open-Drain) براي انعطاف‌پذيري بيشتر.
5. بلوک‌هاي منطقي عمومي (GLB):
- واحد اصلي منطق در ispLSI 1016EA، بلوک منطقي عمومي (GLB) است.
- در مجموع 16 GLB وجود دارد که با نام‌هاي A0، A1...B7 برچسب‌گذاري شده‌اند.
- هر GLB داراي:
- 18 ورودي.
- يک آرايه برنامه‌پذير AND/OR/Exclusive OR.
- چهار خروجي که مي‌توانند به صورت ترکيبي يا ثبات‌دار پيکربندي شوند.
- ورودي‌هاي GLB از GRP و يک پين ورودي اختصاصي تأمين مي‌شوند.
- تمام خروجي‌هاي GLB به GRP بازگردانده مي‌شوند تا بتوانند به ورودي‌هاي هر GLB ديگري در دستگاه متصل شوند.
_مجموعه عملکردي ispLSI 1016
ispLSI 1016EA يک مجموعه عملکردي از معماري ispLSI 1016 است که ويژگي‌هاي اضافي مانند سطوح ولتاژ ورودي/خروجي قابل انتخاب توسط کاربر و گزينه‌هاي خروجي درين باز را ارائه مي‌دهد. اين ويژگي‌ها آن را براي دامنه‌اي گسترده‌تري از کاربردها مناسب مي‌سازد.
اين توضيح سازمان‌دهي‌شده، عناصر کليدي و قابليت‌هاي ispLSI 1016EA را برجسته مي‌کند و بر انعطاف‌پذيري، قابليت برنامه‌ريزي و ويژگي‌هاي پيشرفته مسيريابي آن تأکيد مي‌کند.
Description
Overview
The ispLSI 1016EA is a High-Density Programmable Logic Device (PLD) that offers advanced features such as in-system programmability, reconfigurability, and versatile I/O options. It is designed for complex logic applications requiring flexibility and high performance.
_Key Features
1. Logic Elements:
- Contains 96 Registers for sequential logic operations.
- Includes 32 Universal I/O pins, one Dedicated Input pin, two Dedicated Clock Input pins, and one Global Output Enable (OE) input pin.
2. Global Routing Pool (GRP):
- The GRP provides complete interconnectivity between all elements of the device, ensuring flexible signal routing across the chip.
3. In-System Programmability (ISP):
- Supports 5V in-system programmability (ISP) and diagnostic capabilities via an IEEE 1149.1 Test Access Port.
- Offers non-volatile reprogrammability for both logic and interconnect, enabling truly reconfigurable systems.
4. Enhanced I/O Options:
- Adds user-selectable 3.3V or 5V I/O voltage levels.
- Provides open-drain output options for added flexibility.
5. Generic Logic Blocks (GLBs):
- The basic unit of logic on the ispLSI 1016EA is the Generic Logic Block (GLB).
- There are 16 GLBs labeled A0, A1...B7.
- Each GLB has:
- 18 inputs.
- A programmable AND/OR/Exclusive OR array.
- Four outputs that can be configured as either combinatorial or registered.
- Inputs to the GLB come from the GRP and a dedicated input pin.
- All GLB outputs are routed back into the GRP, allowing them to be connected to the inputs of any other GLB on the device.
Functional Superset of ispLSI 1016 Architecture
The ispLSI 1016EA is a functional superset of the ispLSI 1016 architecture, offering additional features like user-selectable I/O voltage levels and open-drain outputs, making it suitable for a wider range of applications.
This organized description highlights the key components and capabilities of the ispLSI 1016EA, emphasizing its flexibility, programmability, and advanced routing features.
|